

La memoria virtuale

M. Sonza Reorda

Politecnico di Torino
Dip. di Automatica e Informatica

1

M. Sonza Reorda - a.a. 2001/2002

Introduzione

La *Memoria Virtuale* è un meccanismo attraverso il quale il processore utilizza uno spazio di indirizzamento molto maggiore delle dimensioni della memoria principale realmente disponibile.

Il meccanismo sfrutta il principio della località dei riferimenti e si basa sul tentativo di tenere in memoria principale i dati e le istruzioni che si prevede debbano venire utilizzati a breve dal processore.

Gli altri dati ed istruzioni vengono tenuti nella memoria secondaria.

2

M. Sonza Reorda - a.a. 2001/2002

Indirizzi Fisici e Indirizzi Logici

Il processore fa riferimento alla memoria attraverso indirizzi logici.

La memoria è invece organizzata in indirizzi fisici.

Il meccanismo della memoria virtuale crea una corrispondenza *dinamica* tra indirizzi fisici e logici.

La traduzione da indirizzi logici a fisici, attuata durante l'esecuzione dei programmi, viene realizzata in hardware dalla Memory Management Unit (MMU).

3

M. Sonza Reorda - a.a. 2001/2002

Vantaggi

L'uso della memoria virtuale offre i seguenti vantaggi:

- **evita al programmatore di dover gestire esplicitamente la memoria**
- **permette un uso efficiente della memoria in ambienti multi-utente**
- **rende i programmi indipendenti (dal punto di vista funzionale) dalla configurazione reale di memoria del sistema**
- **fa sì che i programmi vedano una memoria con ridotti tempi di accesso e basso costo per bit.**

4

M. Sonza Reorda - a.a. 2001/2002

Funzionamento

Per ogni indirizzo generato dal processore, la MMU provvede a

- produrre l'indirizzo fisico corrispondente, se la parola si trova nella memoria principale
- richiedere l'intervento del Sistema Operativo, che provvede a spostare nella memoria principale il relativo blocco di memoria, se la parola non si trova nella memoria principale (*page fault*).

5

M. Sonza Reorda - a.a. 2001/2002

Suddivisione in Pagine

Vista la località dei riferimenti, conviene fare in modo che:


- la memoria sia suddivisa in blocchi, denominati *pagine*
- quando la CPU fa accesso ad un dato in una pagina non contenuta nella memoria principale, l'intera pagina vi venga trasferita, di solito utilizzando il meccanismo del DMA.

La dimensione tipica di una pagina varia tra 1 KB e 64 KB.

6

M. Sonza Reorda - a.a. 2001/2002

Architettura generale



7

M. Senza Reorda - a.a. 2001/2002

Memory Address Table


La tabella di corrispondenza tra indirizzi logici e fisici è costituita da una tabella detta *Memory Address Table (MAT)*.

Per accedere rapidamente all'elemento corretto della MAT la MMU somma al contenuto di un registro che contiene l'indirizzo di base della MAT la parte alta dell'indirizzo (corrispondente al numero della pagina virtuale).

8

M. Senza Reorda - a.a. 2001/2002

Traduzione degli indirizzi



M. Sonza Reorda - a.a. 2001/2002

9

TLB

Per ridurre il costo di accesso alla MAT (che risiede in memoria), una sua parte è in alcuni casi allocata in una apposita cache denominata *Translation Lookaside Buffer (TLB)* posta direttamente a bordo della MMU.

Nel TLB risiedono quindi le righe della MAT a cui si è fatto accesso più di recente.

10

M. Sonza Reorda - a.a. 2001/2002

Memoria Virtuale rispetto a Cache

Benché vi siano molti elementi di somiglianza, le seguenti caratteristiche differenziano il rapporto tra cache e memoria principale da quello tra memoria principale e memoria secondaria:

- rapporto nei tempi di accesso 5:1 per le cache, 1000:1 per la memoria virtuale
- gestione realizzata interamente tramite hardware apposito per le cache, con il supporto del sistema operativo per la memoria virtuale
- dimensioni delle pagine: da 4 a 128 byte per le cache, da 1 a 64KB per la memoria virtuale.

11

M. Sonza Reorda - a.a. 2001/2002

Valutazioni quantitative

Dal momento che

- i meccanismi di gestione dei page fault sono implementati via software dal S.O.
- il rapporto tra il tempo di accesso alla memoria secondaria e quello alla memoria principale è dell'ordine di 100-1000

ne consegue che:

- la durata delle operazioni conseguenti ad un miss è pari a centinaia di migliaia di colpi di clock
- la probabilità di miss deve quindi essere molto bassa (dell'ordine dello 0.1% o minore)
- le pagine devono essere molto grandi (tra 1 e 64Kbyte)
- in caso di scrittura, si possono applicare solo meccanismi di tipo write-back.

12

M. Sonza Reorda - a.a. 2001/2002